| Competències |
| Codi | |
| A | |
| A | |
| A | |
| A | |
| A | |
| A | |
| A | |
| A | |
| B | |
| B | |
| B | |
| B | |
| C | |
| C |
| Objectius d'aprenentatge |
| Objectius | Competències | ||
| Analitzar software desenvolupat en ensamblador per microprocesadors | A1 A2 A3 A5 A8 A10 |
B2 B3 B4 |
|
| Comprende el disseny de hardware per sistemes basats amb microprocesadors | A1 A2 A3 A5 A6 |
B2 B3 B4 |
|
| Analitzar les eines del disseny hardware digital basat en VHDL | A1 A2 A3 A5 A8 A10 |
B2 B3 B4 |
|
| Seleccionar el dispositiu logic programable addient per una applicacio | A13 |
C1 |
|
| Identifiar els problemes de una solució software y hardware | A2 A10 A13 |
B13 |
|
| Valorar el compromís eficiència/cost econòmic | A13 |
C1 |
|
| Utilitzar datasheets per microprocesadors i FPGAs | A1 A13 |
C1 C2 |
|
| Continguts |
| Tema | Subtema |
| Introducción | Introducción a los sistemes electrònicos digitales Alternativas actuales en la implementación de sistemes digitales |
| Microprocessadores | Sistemes electrònicos digitales basados amb microprocessadores. El MC68000: Arquitectura i programación. Modos de direccionamiento. Conjunto de instrucciones. Excepciones e interrupciones |
| Dispositivos lógicos programables y diseño de alto nivel HDL | Arquitecturas básicas de los dispositivos lógicos programables: PLD, CPLD, FPGA. Caracteristicas de los dispositivos para la decisión adecuada del componente para una aplicación. Ejemplos de arquitecturas de dispositivos comerciales. Ventajas e inconvenientes de los HDLs. Flujo de diseño basado en lenguajes HDL: entrada, simulación, síntesis, placement & routing, verificación, programación |
| Metodologias de diseño de alto nivel en HDLs | Niveles de abstracción Dominios de descripción Flujo de diseño HDL |
| VHDL | Introducción. Elementos del VHDL. Unidades de diseño. Librerias STD y WORK. Testbench. Tipos de datos. Operadores. Identificadores. Literales. Comentarios. Atributos. Objetos: constantes,variables,señales,alias,funciones,procedimientos Descripción estructural, RTL, comportamiento |
| Planificació |
| Metodologies :: Proves | |||||||||
| Competències | (*) Hores a classe | Hores fora de classe | (**) Hores totals | ||||||
| Activitats Introductòries |
|
1 | 0 | 1 | |||||
| Sessió Magistral |
|
29 | 0 | 29 | |||||
| Pràctiques a laboratoris |
|
30 | 30 | 60 | |||||
| Atenció personalitzada |
|
1 | 0 | 1 | |||||
| Proves objectives de tipus test |
|
2 | 0 | 2 | |||||
| Proves objectives de tipus test |
|
2 | 0 | 2 | |||||
| Proves pràctiques |
|
1 | 0 | 1 | |||||
| Proves pràctiques |
|
1 | 0 | 1 | |||||
| (*) En el cas de docència no presencial, són les hores de treball amb suport vitual del professor. (**) Les dades que apareixen a la taula de planificació són de caràcter orientatiu, considerant l’heterogeneïtat de l’alumnat | |||||||||
| Metodologies |
| Descripció | |
| Activitats Introductòries | presentació del programa de l'assignatura i les indicacions principals a tenir en compte per superar-la. |
| Sessió Magistral | Exposición mediante transparencias, de los contenidos teóricos del temario |
| Pràctiques a laboratoris | Dos prácticas de varias sesiones cada una, relacionada la primera con microprocesadores y la segunda con VHDL |
| Atenció personalitzada |
|
|
| Avaluació |
| Descripció | Pes | ||
| Sessió Magistral | Interés en el contenido teorico | 0 | |
| Pràctiques a laboratoris | Interés e independencia en el desarrollo de las prácticas de laboratorio | 0 | |
| Proves objectives de tipus test | Test sobre Microprocesadores | 20%-25% | |
| Proves objectives de tipus test | Test sobre PLD y VHDL | 25%-30% | |
| Proves pràctiques | Practica sobre Microprocesadores | 25% | |
| Proves pràctiques | Practica sobre VHDL | 25% | |
| Altres comentaris i segona convocatòria | |||
| Fonts d'informació |
| Bàsica |
Enrique Canto, Transparencias de clase, , 2005 |
| Complementària |
S.A Pérez, E. Soto, S. Fernandez, Diseño de Sistemas Digitales con VHDL, Thompson, 2002 |
| Recomanacions |