IDENTIFYING DATA 2020_21
Subject (*) DISSENY DE SISTEMES DIGITALS AMB FPGA Code 17695103
Study programme
Tecnologies del Vehicle Elèctric (2018)
 Cycle 2n
Descriptors Credits Type Year Period Exam timetables and dates
3 Obligatòria Primer 1Q
Modality and teaching language See working groups
Department Eng. Electrònica, Elèctrica i Automàtica
Coordinator
CANTÓ NAVARRO, ENRIQUE FERNANDO
 E-mail enrique.canto@urv.cat
Lecturers
CANTÓ NAVARRO, ENRIQUE FERNANDO
Web
General description and relevant information

La informació publicada en aquesta guia és la que correspon a classes presencials i pot servir de guia orientativa. A causa de l’emergència sanitària provocada per la COVID-19 poden haver-hi canvis en la docència, avaluació i calendaris del curs 2020-21. Aquests canvis s’informaran a l’espai Moodle de cada assignatura.

Competències
Type A Code Competences Specific
 CE4 Dissenyar i implementar programari i maquinari per a sistemes electrònics digitals en l'automòbil, mitjançant dispositius de lògica programable i / o microcontroladors.
Type B Code Competences Transversal
Type C Code Competences Nuclear

Resultats d'aprenentage
Type A Code Learning outcomes
 CE4 Coneix la descripció VHDL dels circuits digitals
Coneix els dispositius FPGA i el flux de disseny HDL
Sap simular i verificar un disseny sobre FPGAs
Type B Code Learning outcomes
Type C Code Learning outcomes

Continguts
Topic Sub-topic
Introducció a les FPGAs Overview
Spantan-6 architecture: CLB, Routing resources, I/O resources, BRAM, DSP
VHDL per sintesi Design flow: functional, post-synthesis and post-layout simulation
Entity, architecture, package, package body
Testbench
Libraries: WORK, STD, IEEE
MLV9
RTL, behavioural & structural descriptions
Constants, signals and variables
VHDL Simulation and delta delay
Assertions

Planificació
Methodologies  ::  Tests
  Competences (*) Class hours
 Hours outside the classroom
 (**) Total hours
Activitats Introductòries
1 0 1
Resolució de problemes, exercicis
CE4
 4 50 54
Atenció personalitzada
2 0 2
 
Proves pràctiques
CE4
 2 16 18
 
(*) On e-learning, hours of virtual attendance of the teacher.
(**) The information in the planning table is for guidance only and does not take into account the heterogeneity of the students.

Metodologies
Methodologies
  Description
Activitats Introductòries Descripció de la materia i la seva evaluació
Resolució de problemes, exercicis Resolució, simulació i enviament de in conjunct de problemes i exercicis
Atenció personalitzada Resolució de dubtes dels problemes i exercicis proposats

Atenció personalitzada
Description
Asistencia als estudiants amb problemes dels exercicis

Avaluació
Methodologies Competences Description Weight        
Resolució de problemes, exercicis
CE4
 Conjunt de problemes i exercicis per resoldre, simular i enviar 50%
Proves pràctiques
CE4
 Conjunt de questions basades en un exercic práctic 50%
Others  
 
Other comments and second exam session

Fonts d'informació

Bàsica E. Cantó, Powerpoint slices, ,
J. Bhasker, A VHDL Primer, 3rd, Prentice Hall
Xilinx, Spartan-6 Family (DS160), ,
Xilinx, Spartan-6 Family (DS160), ,

Complementària J.P. Deschamps, et all, Guide to FPGA implementation of Arithmetic Functions, , Prentice Hall
J.P. Deschamps, Sintesis de Circuitos Digitales. Un Enfoque Algorítmico, , Thompson

Recomanacions

Subjects that continue the syllabus
LABORATORI DE SISTEMES ENCASTATS I COMUNICACIONS/17695112
TREBALL DE FI DE MÀSTER/17695301


 
Other comments
Es requereix el coneixement previ de la codificació de nombres en binary (naturals, complement A2) i de circuits digitals (combinacionals, secuencials, FSM)
(*)The teaching guide is the document in which the URV publishes the information about all its courses. It is a public document and cannot be modified. Only in exceptional cases can it be revised by the competent agent or duly revised so that it is in line with current legislation.