|
Tipus A
|
Codi |
Competències Específiques | | | CE4 |
Dissenyar i implementar programari i maquinari per a sistemes electrònics digitals en l'automòbil, mitjançant dispositius de lògica programable i / o microcontroladors.
|
|
Tipus B
|
Codi |
Competències Transversals |
|
Tipus C
|
Codi |
Competències Nuclears |
|
Tipus A
|
Codi |
Resultats d'aprenentatge |
| | CE4 |
Coneix la descripció VHDL dels circuits digitals
Coneix els dispositius FPGA i el flux de disseny HDL
Sap simular i verificar un disseny sobre FPGAs
|
|
Tipus B
|
Codi |
Resultats d'aprenentatge |
|
Tipus C
|
Codi |
Resultats d'aprenentatge |
| Tema |
Subtema |
| Introducció a les FPGAs |
Overview
Spantan-6 architecture: CLB, Routing resources, I/O resources, BRAM, DSP |
| VHDL per sintesi |
Design flow: functional, post-synthesis and post-layout simulation
Entity, architecture, package, package body
Testbench
Libraries: WORK, STD, IEEE
MLV9
RTL, behavioural & structural descriptions
Constants, signals and variables
VHDL Simulation and delta delay
Assertions |
| Metodologies :: Proves |
| |
Competències |
(*) Hores a classe
|
Hores fora de classe
|
(**) Hores totals |
| Activitats Introductòries |
|
1 |
0 |
1 |
| Resolució de problemes, exercicis |
|
4 |
50 |
54 |
| Atenció personalitzada |
|
2 |
0 |
2 |
| |
| Proves pràctiques |
|
2 |
16 |
18 |
| |
(*) En el cas de docència no presencial, són les hores de treball amb suport vitual del professor.
(**) Les dades que apareixen a la taula de planificació són de caràcter orientatiu, considerant l’heterogeneïtat de l’alumnat |
Metodologies
| |
Descripció |
| Activitats Introductòries |
Descripció de la materia i la seva evaluació |
| Resolució de problemes, exercicis |
Resolució, simulació i enviament de in conjunct de problemes i exercicis |
| Atenció personalitzada |
Resolució de dubtes dels problemes i exercicis proposats |
|
Descripció |
|
Temps
que cada professor té reservat per atendre i resoldre dubtes als alumnes. A
causa de l’emergència sanitària, l’atenció a l’estudiant es podrà realitzar
mitjançant reunions on line, en horaris concertats ?prèviament per correu
electrònic, o mitjançant altres eines virtuals. |
|
Metodologies |
Competències
|
Descripció |
Pes |
|
|
|
|
| Resolució de problemes, exercicis |
|
Conjunt de problemes i exercicis per resoldre, simular i enviar |
50% |
| Proves pràctiques |
|
Conjunt de questions basades en un exercic práctic |
50% |
| Altres |
|
|
|
| |
|
Altres comentaris i segona convocatòria |
|
|
| Bàsica |
E. Cantó, Powerpoint slices, ,
J. Bhasker, A VHDL Primer, 3rd, Prentice Hall
Xilinx, Spartan-6 Family (DS160), ,
Xilinx, Spartan-6 Family (DS160), ,
|
|
| Complementària |
J.P. Deschamps, et all, Guide to FPGA implementation of Arithmetic Functions, , Prentice Hall
J.P. Deschamps, Sintesis de Circuitos Digitales. Un Enfoque Algorítmico, , Thompson
|
|
| Assignatures que en continuen el temari |
| LABORATORI DE SISTEMES ENCASTATS I COMUNICACIONS/17695112 | | TREBALL DE FI DE MÀSTER/17695301 |
|
| |
| Altres comentaris |
|
Es requereix el coneixement previ de la codificació de nombres en binary (naturals, complement A2) i de circuits digitals (combinacionals, secuencials, FSM) |
(*)La Guia docent és el document on es visualitza la proposta acadèmica de la URV. Aquest document és públic i no es pot modificar, llevat de casos excepcionals revisats per l'òrgan competent/ o degudament revisats d'acord amb la normativa vigent |
|