DADES IDENTIFICATIVES 2012_13
Assignatura (*) ESTRUCTURA DE COMPUTADORS II Codi 17071103
Ensenyament
Enginyeria Tècnica en Informàtica de Gestió (1998)
 Cicle 1r
Descriptors Crèd. Crèd. teoria Crèd. pràctics Tipus Curs Període
4.5 3 1.5 Obligatòria Segon Primer
Llengua d'impartició
Català
Departament Enginyeria Informàtica i Matemàtiques
Coordinador/a
VIEJO GALICIA, LUIS ALEXANDRE
 Adreça electrònica alexandre.viejo@urv.cat
Professors/es
VIEJO GALICIA, LUIS ALEXANDRE
Web http://www.etse.urv.es/EngInf/assig/ec2
Descripció general i informació rellevant Es vol complementar les assignatures de C i ECI, on s’introduïen els subsistemes que formen un computador i s’aprofundia en el disseny a nivell lògic d’una CPU, nivell de LM i subsistema d’E/S. A l’assignatura de ECII s’aprofundeix en els subsistemes de procés i de memòria. En primer lloc s’estudia la microprogramació com a tècnica alternativa al control cablejat vist al curs anterior. També s’estudien conceptes de segmentació i processadors RISC en contraposició als CISC i processadors superescalars. Posteriorment, s'estudia la jerarquia de memòria i s’introdueixen les tècniques de memòria caché i memòries d’accés paral•lel, per tal de reduir el temps d’accés a memòria principal. Per tal de reforçar els conceptes introduïts a les classes de teoria, s’imparteixen classes pràctiques en les quals els alumnes realitzen petites simulacions del funcionament dels subsistemes estudiats.
Com a conseqüència de l'extinció del pla d'estudi que estàs cursant, en aquesta assignatura només tindràs dret a examen. Per conèixer la data de realització de l'examen consulta a l'apartat d'horaris de les assignatures. En cas d'haver de sol·licitar convocatòria extraordinària recorda que per poder matricular aquest dret d'examen hauràs de presentar una sol·licitud a la secretaria del teu Campus/Centre.

Continguts
Tema Subtema
Tema 1: Rendiment dels computadors. Necessitat d'avaluar el rendiment dels computadors. Mètodes d’avaluació dels computadors. Arquitectures per millorar el rendiment. RISC vs CISC.

Tema 2: Subsistema de procés: processadors segmentats Tècniques de la segmentació. Camí de dades del processador segmentat. Evolució: processadors superescalars.
Tema 3: Subsistema de memòria Classificació i tecnologia de memòries. Memòria caché: localització, característiques, requeriments, rendiment. Memòries d'accés paral·lel.

Atenció personalitzada
Descripció
Consultes mitjançant correu electrònic (alexandre.viejo@urv.cat)

Avaluació
 
Altres comentaris i segona convocatòria

El sistema d'avaluació serà fer un Examen final que comptarà el 100% de la nota.

Fonts d'informació
Bàsica Hennessy; Patterson, Computer Architecture: a quantitative approach, 3ª edició; Morgan Kaufmann, 2003
Angulo, J.M; García, J.; Angulo, I, Fundamentos y Estructura de Computadores, Thomson, 2003
Tanenbaum, A.S, Structured Computer Organization, Prentice Hall, 1999

Complementària Patterson; Hennessy, Computer Organisation and Design: the hardware/software interface, 3ª edició; Morgan Kaufmann, 2004
Stallings, W, Organización y Arquitectura de Computadores, 5ª edició; Prentice Hall, 2000

(*)La Guia docent és el document on es visualitza la proposta acadèmica de la URV. Aquest document és públic i no es pot modificar, llevat de casos excepcionals revisats per l'òrgan competent/ o degudament revisats d'acord amb la normativa vigent