DADES IDENTIFICATIVES 2014_15
Assignatura (*) ARQUITECTURA DE COMPUTADORS Codi 17081210
Ensenyament
Enginyeria Tècnica en Informàtica de Sistemes (1998)
Cicle 1r
Descriptors Crèd. Crèd. teoria Crèd. pràctics Tipus Curs Període
4.5 3 1.5 Optativa 1Q
Llengua d'impartició
Català
Departament Enginyeria Informàtica i Matemàtiques
Coordinador/a
MOLINA CLEMENTE, CARLOS MARÍA
Adreça electrònica carlos.molina@urv.cat
Professors/es
MOLINA CLEMENTE, CARLOS MARÍA
Web http://moodle.urv.net
Descripció general i informació rellevant
Com a conseqüència de l'extinció del pla d'estudi que estàs cursant, en aquesta assignatura només tindràs dret a examen. Per conèixer la data de realització de l'examen consulta a l'apartat d'horaris de les assignatures. En cas d'haver de sol·licitar convocatòria extraordinària recorda que per poder matricular aquest dret d'examen hauràs de presentar una sol·licitud a la secretaria del teu Campus/Centre.

Continguts
Tema Subtema
1. Avaluació de rendiment, consum i cost dels processadors 1.1. Conceptes bàsics: arquitectura Von Neumann, tecnologies i tendències, reptes en el disseny de processadors.
1.2. Rendiment: MIPS, MFLOPS, temps d’execució, speedup, benchmarks,, Top 500.
1.3. Llei d’Amhdal.
1.4. Consum: estàtic i dinàmic, chip multiprocessors, Green 500.
1.5. Àrea i cost de fabricació.
2. Anàlisi i disseny de processadors superescalars 2.1. Conceptes bàsics.
2.2. Model d'execució: etapes.
2.3. Estructures: finestra d'instruccions, estacions de reserva, reorder buffer.
2.4. Execució especulativa: salts, recuperació.
2.5. Excepcions síncrones/asíncrones: interrupcions, traps.
3. Optimització de programes 3.1. Conceptes bàsics.
3.2. Optimització seqüencial.
3.3. Optimització d'accés a memòria.
4. Anàlisi de processadors paral·lels 4.1. Conceptes bàsics.
4.2. Multiprocessador.
4.3. Coherència de caché.
4.4. Multithread.
4.5. Multicore.
4.6. Altres arquitectures
4.7. Introducció a la programacio paral.lela

Atenció personalitzada
Descripció
Els alumnes poden acudir personalment al despatx del professor en hores de consulta per tal de plantejar-li qualsevol dubte relacionat amb l'explicació teòrica o pràctica, relització de problemes o pràctiques i evolució i dificultats en el seu procés d'aprenentatge.

Avaluació
 
Altres comentaris i segona convocatòria

El sistema d'avaluació serà fer un Examen final i una Pràctica que comptaran cadascun el 50% de la nota total de l'assignatura


Fonts d'informació
Bàsica Professors AC, Transparències AC , 2012, DEIM-ETSE-URV
J.L.Hennessy i D.A.Patterson, Computer Architecture: a Quantitative Approach, 2006, Morgan Kaufmann
William Stallings, Computer Organization and Architecture: Designing for Performance, 2010, Pearson Education
John Paul Shen, Modern Processor Design: Fundamentals of Superscalar Processors, 2005, McGraw Hill

Complementària Saijan Shiva, Computer Organization, Design, and Architecture, 2008, CRC Press
David Kaeli i Pen-Chung Yew , Speculative Execution in High-Performance Computer Architectures, 2005, Chapman & Hall/CRC
Parhami Behrooz, Computer Architecture: from Microprocessors to Supercomputers, 2005, Oxford University
Harvey Cragon, Computer Architecture and Implementation, 2000, Cambridge

(*)La Guia docent és el document on es visualitza la proposta acadèmica de la URV. Aquest document és públic i no es pot modificar, llevat de casos excepcionals revisats per l'òrgan competent/ o degudament revisats d'acord amb la normativa vigent