| Competències |
| Tipus A | Codi | Competències Específiques |
| A1 | Dissenyar i implementar programari i maquinari per a sistemes electrònics digitals mitjançant dispositius de lògica programable i / o microcontroladors. | |
| Tipus B | Codi | Competències Transversals |
| B5 | Treballar en equip de forma cooperativa i responsabilitat compartida. | |
| Tipus C | Codi | Competències Nuclears |
| C4 | Expressar-se correctament de manera oral i escrita en una de les dues llengües oficials de la URV. |
| Resultats d'aprenentage |
| Tipus A | Codi | Resultats d'aprenentatge |
| A1 |
Valora l'arquitectura i principals característiques de les FPGAs. Dissenya circuits digitals utilitzant un flux de disseny HDL. Dissenya circuits digitals utilitzant un flux de disseny gràfic. Simula i verifica circuits digitals implementats en FPGAs. | |
| Tipus B | Codi | Resultats d'aprenentatge |
| B5 |
Contribueix a l’ establiment i aplicació dels processos de treball de l’ equip | |
| Tipus C | Codi | Resultats d'aprenentatge |
| C4 |
Produeix un text oral adequat a la situació comunicativa |
| Continguts |
| Tema | Subtema |
| Introducción a las FPGAs | Arquitectura general Xilinx Spartan-6 |
| Síntesis con VHDL | Flujo de diseño Entidad y arquitectura Librería y paquetes STD y IEEE. Tipos de datos Descripción RTL Descripción estructural Descripción comporamtiento Síntesis con VHDL |
| Síntesis con Xilinx System Generator | Flujo de diseño Representación de números reales en coma fija Bloques simulink |
| Planificació |
| Metodologies :: Proves | ||||||||||
| Competències | (*) Hores a classe |
Hores fora de classe |
(**) Hores totals | |||||||
| Activitats Introductòries |
|
2 | 0 | 2 | ||||||
| Sessió Magistral |
|
20 | 30 | 50 | ||||||
| Pràctiques a laboratoris |
|
17 | 30 | 47 | ||||||
| Atenció personalitzada |
|
1 | 0 | 1 | ||||||
| (*) En el cas de docència no presencial, són les hores de treball amb suport vitual del professor. (**) Les dades que apareixen a la taula de planificació són de caràcter orientatiu, considerant l’heterogeneïtat de l’alumnat | ||||||||||
| Metodologies |
| Descripció | |
| Activitats Introductòries | Tutorial introductorio a las herramientas informáticas |
| Sessió Magistral | Descripción de los contenidos teóricos |
| Pràctiques a laboratoris | Desarrollo de los contenidos teóricos |
| Atenció personalitzada | Asesoramiento sobre posibles problemas |
| Atenció personalitzada |
| Descripció |
| Consultes en les classes de laboratori i despatx |
| Avaluació |
| Metodologies | Competències | Descripció | Pes | ||||
| Sessió Magistral |
|
Descripción de contenidos teóricos | 50 | ||||
| Pràctiques a laboratoris |
|
Desarrollo de los contenidos | 50 | ||||
| Altres |
| Altres comentaris i segona convocatòria | |||
|
En el caso de que los laboratorios sean suspensos, se evaluará un exámen práctico |
|||
| Fonts d'informació |
| Bàsica |
Enrique Cantó, Transparencias de la asignatura, ,
Enrique Cantó, Manual de prácticas, ,
Andrew Rushton, VHDL for Logic Synthesis, 3rd Edition, Wiley, 2011
Xilinx, DSP Design Flow, Xilinx, 2013 |
||||||||
| Complementària | |||||||||
| Recomanacions |
| Assignatures que es recomana cursar simultàniament | ||
|
||
(*)La Guia docent és el document on es visualitza la proposta acadèmica de la URV. Aquest document és públic i no es pot modificar, llevat de casos excepcionals revisats per l'òrgan competent/ o degudament revisats d'acord amb la normativa vigent