DADES IDENTIFICATIVES | 2018_19 |
Assignatura | DISSENY DE SISTEMES DIGITALS AMB FPGA | Codi | 17695103 | |||||
Ensenyament |
|
Cicle | 2n | |||||
Descriptors | Crèd. | Tipus | Curs | Període | ||||
3 | Obligatòria | Primer | 1Q |
Competències | Resultats d'aprenentage | Continguts |
Planificació | Metodologies | Atenció personalitzada |
Avaluació | Fonts d'informació | Recomanacions |
Tema | Subtema |
Introducció a les FPGAs | Overview Spantan-6 architecture: CLB, Routing resources, I/O resources, BRAM, DSP |
VHDL per sintesi | Design flow: functional, post-synthesis and post-layout simulation Entity, architecture, package, package body Testbench Libraries: WORK, STD, IEEE MLV9 RTL, behavioural & structural descriptions Constants, signals and variables VHDL Simulation and delta delay Assertions |